(12) 公開特許公報 (4)

(11)特許出願公開番号 特開2002-203918

(P2002-203918A) (43)公開日 平成14年7月19日(2002.7.19)

(51) Int. Cl. '	識別記号	FI		テーマコード (参考)		
HO1L 21/8247		HO1L 29/78	371	5F083		
27/115		27/10	434	5F101		
29/788						
29/792						
		審査請求	未請求 請求項の数2	6 OL	(全16頁)	
(21) 出願番号	特顧2001-106309 (P 2001-106309)	(11)	00002185 7二一株式会社			
(22) 出職日	平成13年4月4日(2001.4.4)		東京都品川区北品川 6 丁目 7 番35号 明者 守康 博之			
(31) 優先権主張番号	特顧2000-328127 (P2000-328127)		東京都品川区北品川6丁目7番35号 ソニ			

(72) 発明者 小林 敏夫

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

一株式会社内

(74) 代理人 100094053 弁理士 佐藤 隆久

最終官に続く

(54) 【発明の名称】不揮発性半導体記憶装置およびその製造方法

平成12年10月27日 (2000. 10. 27)

(57) 【要約】


(32) 優先日

(33) 優先権主張国


【課題】ワード線間を短絡するような導電性残渣の発生 を防止する。

日本 (JP)

「解決手段」メモリセルが、チャネル形成領域CHと、 精層された複数の誘電体膜からなる電荷薄積膜CSF と、チャネル形成領域CHの両端部上に重なる電荷蓄積 限CSFの領域からなる2つの起電能と、配能部防F2 と、2つの不純物領域S/D上に各々形成された補助層 体展を介在させて形成され記憶部上に位置する2つの第 1 形御電極CG1、CG2と、その間のスペースに第1 形物電極CG1、CG2と、その間のスペースに第1 れ、かつ単層の誘電体膜DF2上に接した第2 制御電板 WLとを有している。第1 削削電極CG1、CG2の対 向面の主な環域は順チーパとなため第2 制御電極WL の加工物に準電性の残渣が残らない。



(B) A-A斯斯



[特許請求の範囲]

【請求項1】メモリセルを有し、

当該メモリセルが、半導体からなるチャネル形成領域 ٤,

建築された複数の誘煙体能からなり電荷保持能力を有し た像荷芽璃雕と

上紀チャネル形成領域の両端部上に重なる上記電荷萎積 膜の領域からなる2つの記憶部と、

上記記憶部間で上記チャネル形成領域上に接した単層の 誘電体膜と、

互いに対向する面の主な領域が順テーパ状となるように 上記記憶部の各々の上に1つずつ形成された2つの第1 制御電振と

上記2つの第1帰網賃振開のスペースに各第1開網賃振 と絶縁された状態で埋め込まれ、かつ上記単層の誘電体 膜上に接した第2制御職権とを有した不揮発性半導体記

【請求項2】上記メモリセルが、上記チャネル形成領域 と逆漢爾型の半漢体からなりチャネル形成領域を挟んで 互いに離間する2つの不純物領域と、

上記2つの不純物領域上に各々形成され、上記第1制御 電極の、上記メモリセルの外側に面したそれぞれの面に 近接した2つの補助層とをさらに有した請求項1記載の 不揮擎件半進体記憶裝置。

「糖水頂3】上記補助層は、採量体際を介在させた状態 で上記第1制御童様の外側面に近接した導電層からなる 請求項2記載の不揮発性半導体記憶装置。

【請求項4】上記導電層は、上記不純物領域と同じ導電 型の不純物が導入された多結晶珪素または非晶質珪素の 層からなる請求項3記載の不揮発性半導体記憶装置。 【請求項5】上記補助層は、上記第1制御量極の外側面 に近接した誘簧体層からなる請求項2記載の不揮発性半

【請求項6】上記チャネル形成領域、上記2つの記憶 部、上記第1および第2制御電板、上記2つの補助層お よび上記2つの不純物領域を有したメモリセルが行列状

道体記憶装層.

懷装置。

2つのメモリセルで共有され、

に複数配置されてメモリセルアレイが構成され、 上記2つの補助層のそれぞれが、列方向に長く配置され て複数のメモリセルで共有され、かつ行方向に隣接した

上記2つの第1制御電極が、上記2つの補助層に沿って 配置されて複数のメモリセルで共有され、

上記第2制御電極が、行方向に長く配置されて複数のメ モリセルで共有された請求項2記載の不揮発性半導体記

【請求項7】行方向に隣接した2つのメモリセルで共有 された上記補助職を幅方向両側から挟む2つの上記第1 制御電極が電気的に導通している請求項6記載の不揮発 性半導体記憶装置。

両側に形成されたサイドウォール形状の導電層からな

上記サイドウォール形状を有した2つの第1制御電極 が、上記メモリセルアレイの外側で互いに接続された請 求項 7 記載の不揮発性半導体記憶装置。

【請求項9】上記第1制御無極は、上記補助層の2つの 側面と上面とを覆う導電器からなる糖求項?記載の不振 發性半進体記憶装置.

「精求項10]列方向に隣接したメモリヤル間で上記手 10 ャネル形成領域を電気的に分離する誘電体分離層が、少 なくとも上記箋の制御番紙間の上記半導体の表面領域に 形成された請求項6記載の不揮発性半導体記憶装置。

【請求項11】上記第2制御電板は、その幅方向両側に サイドウォールを有し

当該サイドウォールのそれぞれが上記誘電体分離層の縁 部上に重なった請求項10記載の不揮発性半導体記憶装

【請求項12】複数のメモリセルを有し、 各メモリヤルが

第1導電型半導体からなるチャネル形成領域と、

第2導電型半導体からなり上記チャネル形成領域を挟ん で互いに離間した第1および第2不純物領域と、 上記第1および第2不純物領域の離間方向と直交する方

向に長く配置されて複数のメモリセルで共有された制御 無極と.

上紀制御電棒の直ぐ下の層に形成された複数の誘簧体膜 からなり、上記チャネル形成領域上に重なった部分に情 報を記憶する価荷養積膜とを有し、

上記第1および第2不純物領域の離開方向と直交する方 30 向に隣接するメモリセルが誘簧体分離層によって電気的 に分離され、

上記誘電体分離層によって分離された上記隣接メモリセ ルの上記第1不純物領域同士および上記第2不純物領域 同士が、それぞれ導電層により接続された不揮発性半導 体記憶装置。

【請求項13】第1導電型半導体からなるチャネル形成 領域と、上記チャネル形成領域を挟んで離開し第2導電 型半導体からなる2つの不純物領域と、上記2つの不純 物領域に近い上記チャネル形成領域の両端部上に複数の 誘電体膜からなる電荷蓄積膜を介在させた状態で形成さ

れた2つの第1制御電極と、第1制御電極間の上記チャ ネル形成領域上に単層の誘電体膜を介在させた状態で対 面し、上記不純物領域の離間方向に長く配置された第2 制御電極とを有した不揮発性半導体記憶装置の製造方法 であって、

上記製造方法が以下の諸工程、すなわち、

上紀不維物領域の難間方向と直交する方向に長いライン 形状を有した補助層を上記不純物領域上または上記不純 物領域が形成される半導体領域上に形成し、

【請求項8】上記第1制御電極が、上記補助層の幅方向 50 上記補助層の表面と上記チャネル形成領域の表面との上

に上記電荷蓄積膜を形成し、

上記電荷蓄積職を介在させた状態で上記補助層に沿って 上記第1制御賃権を形成し、

上記第1制御電極をマスクとしたエッチングにより電荷 業績職の一部を除去し...

上記載荷蕃積膜の除去により露出した上記チャネル形成 領域の実面と上記第1制御電極の表面とに単層の誘動体 職を形成し、

上記単層の誘電体膜と上記補助層との上に上記第2制御 懺極を形成する各工程を含む不揮発性半導体記憶装置の 10 制造方法。

【請求項14】上記補助層は、誘電体層からなる請求項 13記載の不揮発性半導体記憶装置の製造方法。

【請求項15】上記補助層は、導電船からなる請求項1 3 記載の不揮発性半導体記憶装置の製造方法。

【糖式項16】 ト記補助層は、第2導電型不額物が導入 された名結品珪素または非晶質珪素からなる請求項15 記載の不揮発性半導体記憶装置の製造方法。

【精求項17】上記補助層を拡散源とした固相拡散によ り上記第2導電型の不鈍物領域を形成する工程をさらに 20 内壁に酸化阻止膜を形成し、 含む請求項16記載の不揮発性半導体記憶装置の製造方

【請求項18】上記第2制御電櫃と上記補助層との間を 締織するために、上記補助層をなす多結品芽奏または非 品質注案の表面を選択的に熱酸化する工程をさらに含む 精求項16配載の不揮発性半導体記憶装置の製造方法。 【請求項19】上記補助層の形成工程が以下の路工程、

すかわち パッド酸化膜、窒化膜および犠牲層をこの順で積層して

建脂臓を形成し. ト記種層職の一部をエッチングにより除去し、

第2導電型不純物が導入された多結品珪素または非品質 非素を上記積層膜の除去した部分に埋め込んで上記補助 層を形成し、

上記犠牲層を除去し、

上記章化騰を酸化阻止膜として上記多結晶珪素または非 易賃往来の表面を熟除化する各て程を含む糖求項18紀 載の不揮発性半導体記憶装置の製造方法。

「糖水項20】ト記名結晶荘繁または非晶質珪素の表面 を勢酸化する際に、上記多続品辞案または非品質辞案を 40 上記導電膜をエッチバックする各工程を含む請求項13 拡散源とした固相拡散により第2導電型の上記不純物領 城を形成する請求項19記載の不揮発性半導体記憶装置

『確求項21】上記補助層の形成工程が以下の諸工程、

上記補助層のパターンにて上記積層膜に開口部を形成

上記開口部を通して第2導電型不純物を導入して、上記 開口部底面に載出する半導体領域に第2導電型の上記不 純物領域を形成し、

不純物が導入された多結晶珪素または非晶質珪素を上記 銀口部内に埋め込む各工程をさらに含む請求項19記載 の不揮発性半導体記憶装置の製造方法。

「請求項22】ト記憶1制御雲板の形成で程では、道雲 膜を堆積しエッチパックすることにより上記補助層の幅 方向両側にサイドウォール形状の第1制御電極を形成す る請求項13記載の不揮発性半導体記憶装置の製造方

【精求項23】上記第1制御電極の形成工程が、

遵駕贈を堆積し、

ト記補助層の上方に位置する導電膜上にエッチング保護 羅を形成し.

補助層の上方部分をエッチング保護層により保護しなが ら上記導電膜をエッチングし、上記チャネル形成領域の 中央部の上方に位置する部分で上記導電膜を分離する各 工程をさらに含む請求項13記載の不揮発性半導体記憶 装置の製造方法。

【請求項24】上配エッチング保護層の形成工程が、

ト記補助層の形状を反映してできたト記進量離の凹部の

酸化阻止膜に覆われていない上記補助層の上方に位置す る導電膜部分の表面を熱酸化して上記エッチング保護層 を形成し、

上記験化限止膜を除去する各工程をさらに含む請求項2 3 記載の不揮発性半導体記憶装置の製造方法。

【請求項25】一方向に長い平行ライン状の誘電体分離 層を第1導電型の半導体に形成し、不純物が導入された 多結品珪素または非品質珪素からなる補助層を、上記録 億体分離層と直交する方向に長い平行ライン状に形成

30 L. 上記誘電体分離層の間で上記補助層の配置領域と重なる 半連体等所に、第2連載型の上記不額動領域を形成する。 各工程をさらに含む請求項13記載の不揮発性半導体記

億装備の製造方法。 【糖求項26】上記第1制御電板を形成する工程が以下

上記第1制御電極となる導電膜を堆積し、

上記第1制御電極の引き出し領域となる導電膜部分の上 にエッチング保護層を形成し、

記載の不揮発性半導体記憶装置の製造方法。

【発明の詳細な説明】

の諸工程、すなわち、

[0001]

[発明の属する技術分野] 本発明は、チャネル形成領域 の両端部に、複数の誘電体膜を積層させた電荷蓄積膜か らなる2つの記憶部を有し、当該記憶部に対し2ピット 情報を独立に記憶可能な不揮発性半導体記憶装置と、そ の製造方法とに関する。

100021

【従来の技術】従来より、いわゆるMONOS (Metal-0

xide-Nitride-Oxide-Semiconductor)型など、複数の誘 電体膜を積層させた電荷蓄積膜を有し、この電荷蓄積膜 内の電荷トラップに蓄積する電荷量を制御することで情

内の電荷トラップに蓄積する電荷量を制御することで情報の記憶を行う不揮発性半導体記憶素子が知られている。 【0003】最近になって、従来のCHE(Channel Hot

Electron 注入方式によって電荷を離散的な電荷トラップの分布領域の一部に注入できることに注目して、電荷 着視機のソース側とドレイン側に2値情報を独立に書き 込むことにより、1メモリセル当たり2ピットを独立に 10 配権可能な技術が解集された。

[0004]たとえば"2000 Symposium on VISI Technology, pp. 122-123"では、ソース側とドレイン側に電荷書積膜を分離して設け、電荷書積膜上に制御電影を設け、かつ、制御機種間のチャネル中央配に電荷保外能力を有しない場合の簡単に乗ったささせた状態でフードゲート電極を設けている。フードゲート電極はワード線に接続され、制御機種にワード線と直交する方向に配線されて、ワードゲート電極に対立に制御される。このため、電荷往入の位置の制御性および電荷注入効率を上げ 20 ることができ、その結果、高波書き込みを連成している。

【0005】このメモリセルはツインMONOSセルと 報極を有し、その行方向両側の壁面にサイドウェール形 の海電層を有している。このサイドウェール形の海電層 の直下にONO (0xide-Nitride-Oxide) 腰、すなわち電 病保持能力を有した電荷音響振見を有している。これに対 し、ワードゲート電極の値下には単層の誘電体態が形成 され、そのため、この部分は電荷保持能力を有しない。 サイドウェール形の導電層とフードゲート電影をマスク として、瞬波するサイドウェール形の海電層形に拠出す る茎板値所にN型不純的を導入し、ソースまたはドレイ ンとなるN'不純物飯域を形成している。

100061

[発明が解決しようとする課題] 前記した論文には具体 的な製造方法は開示されていないが、このツインMON OSセルは、以下に示す製造上および構造上の問題点が ある。

[0007] このツインMONOSセルでは、ワードゲ 40 ート電極を形成した後、その側面にサイドウォール形の 導電層を形成する。そのため、その後、ワードゲート電 種をワード線と接続する工程が必要である。

ジストパターンの断面形状は側面が順テーパとなるのが 普通であり、またエッチング時のレジストが多少なりと も後退するため、加工後のワードゲート電極の側面も順 テーパとなる。また、レジストを用いないでエッチング 時に後退しない材料を用いても、エッチング時の側壁付 着物の影響等により、加工後のワードゲート電極の側面 に多少なりとも獅テーパが出来やすい。このワードゲー ト電板は、その後、たとえばワード線をパターンニング する際に同時に加工しセル間で分離する必要がある。と ころが、このとき既にワードゲート電極の側壁に対し絶 繰購を介在させた状態で制御電極が形成されているため 台形状の断面形状を有した穴を掘りながら、ワードゲー ト音振を選択的にエッチングにより除去しなければなら ない。したがって、このエッチング時に逆テーパ状の制 御電板の側面の下部側がエッチングされ難く、この部分 に制御電極に沿って導電性の残渣が生じやすい。導電性 の残渣が生じると、ワード線間のショート不良となる。 【0009】また、サイドウォール形の導電層は、ワー ドゲート電極となるライン状の導電層の周囲を一周して 環状に形成される。このままサイドウォール形の導電層 を制御電極とすると、ソース側の制御電極とドレイン側 の制御電極は電気的に短絡した状態となる。したがっ て、ソース側の制御電極とドレイン側の制御電極とに異 なる世圧を印加するには、 面側御電板を分離しなければ ならない。この分離は他の工程、たとえばワード線加工 時に一括して行うことができないため、たとえばワード ゲート電板となるライン状の導電層の両端部側のみ開口 したエッチングマスクを形成し、この開口部を通してサ イドウォール形の導電層を覆う絶縁膜を除去してから導 30 電腦をエッチングにより切断する工程が必要となる。 【0010】さらに、ツインMONOSセルではサイド ウォール形の導電層の直下にONO隣を形成しているた め、チャネル形成領域に接するONO膜は、サイドウォ ール形の導電層に沿って列方向に長く延びている。動作 時に、チャネルと交差するONO膜領域(以下、記憶部 という) に電荷を注入して書き込みが行われ、また、こ の記憶部に対し、書稽電荷を基板側に引き抜いたり逆導 電型の電荷を注入することによって消去が行われる。こ の書き換え動作を何度も繰り返すうちに、記憶部の職接 循域に推荷が定常的に溜まりやすくなる。そして、この 載荷によってチャネルの外側にリークパスができやすく なる。蓄積された電荷を電子でチャネル全面から引き抜 いて消去する場合は、記憶部と同様に、その隣接領域も 制御電極の支配下にあり、隣接領域に溜まった電子も同 時に引き抜きかれるので余り問題とならない。ところ が、とくに萎躇された電荷を消去するするため逆極性の 電荷を記憶部に注入する場合に、チャネルをオンする方 向の極性をもった電荷、たとえばN型チャネルの場合の 正孔が記憶部の隣接領域に溜まるとリークパスが生じや

る。

[0011] 本発明の第1の目的は、ワードゲート電極 をワード線(第2側御電極)と一体として形成すること を構造上可能にすることによって、ワードゲート電極と ワード線を接続する工程を不悪とすることにある。本祭 明の第2の目的は、ワード線間を短絡するような導動性 残渣の発生を防止し、また、同一セル内の2つの制御電 権間を切断するための工程を構造上不要にすることにあ る。本発明の第3の目的は、記憶部に対し制御電極に沿 った方向の隣接領域あるいは記憶部間に不要な電荷が溜 10 まることを防止し、リーク電流が発生しない構造とする ことにある.

[0012]

『舞踊を解決するための手段】 上記第1 および第2の目 的を達成するために、本発明の第1の観点に係る不揮発 性半導体配債装置は、メモリセルを有し、当該メモリセ ルが、半導体からなるチャネル形成領域と、積層された 複数の誘簧体膜からなり電荷保持能力を有した電荷蓄積 膜と、上紀チャネル形成領域の両端部上に重なる上記電 で上記チャネル形成領域上に接した単層の誘電体膜と、 互いに対向する面の主な領域が順テーパ状となるように 上記記憶部の各々の上に1つずつ形成された2つの第1 制御電極と、上記2つの第1制御電極間のスペースに各 第1制御電板と絶縁された状態で埋め込まれ、かつ上記 **単層の脈微体膜上に接した第2制御電極とを有してい** る。また、上記メモリセルが、上記チャネル形成領域と 逆導電型の半導体からなりチャネル形成領域を挟んで互 いに離間する2つの不純物領域と、上記2つの不純物領 セルの外側に面したそれぞれの面に近接した2つの補助 **脚とをさらに右している。**

【0013】上記補助層は、好適に、誘電体膜を介在さ せた状能で上記第1制御量権に近接し、導電層もしく は、上記不額物領域と同じ導電型の不純物が導入された 多鉄品珪素主たは非晶質珪素の層からなる。あるいは、 上記補助層は、上記第1制御氣様に近接した誘菌体層か らなる。

【0014】複数のメモリセルを行列状に配置した構成 において、行方向に隣接した2つのメモリセル間で共有 40 された上記補助層を幅方向両側から挟む2つの上記第1 制御電極は、その形状をサイドウォール形としてもよい し、補助層の上方で互いに接続された形状としていもよ い。後者の形状の第1制御電極は、上記補助層の2つの 側面と上面とを覆う導電層からなり、サイドウォール形 と比べて配線抵抗が低い。

【0015】上記第3の目的を達成するために、本発明 の第2の観点に係る不揮発性半導体記憶装置は、複数の メモリセルを有し、各メモリセルが、第1導電型半導体

り上紀チャネル形成領域を挟んで互いに離間した第1お よび第2不純物領域と、上紀第1および第2不純物領域 の離開方向と直交する方向に長く配置されて複数のメモ リセルで共有された制御番編と、上配制御電橋の直ぐ下 の層に形成された複数の誘簧体験からなり、上記チャネ ル形成領域上に重なった部分に情報を記憶する電荷蓄積 膜とを有し、上記第1および第2不純物領域の離間方向 と直交する方向に隣接するメモリセルが誘電体分離層に よって電気的に分離され、上記誘電体分離層によって分 雌された上記職接メモリセルの上記第1不純物領域同士 および上記第2不純物領域同士が、それぞれ導電層によ り接続されている。

【0016】上記第1および第2の目的を達成するため に、本発明の第3の観点に係る不揮発性半導体記憶装備 の製造方法は、第1導電型半導体からなるチャネル形成 領域と、上記チャネル形成領域を挟んで離開し第2導像 型半導体からなる2つの不純物領域と、上記2つの不純 物領域に近い上記チャネル形成領域の両端部上に複数の 誘電体膜からなる電荷蓄積膜を介在させた状態で形成さ 荷養積騰の領域からなる2つの記憶部と、上記記憶部間 20 れた2つの第1制御電極と、上記第1制御電極間の上記 チャネル形成価域上に単層の誘電体膜を介在させた状能 で対面し、上記不純物領域の離間方向に長く配置された 第2制御動権とを有した不揮発性半導体記憶装置の製造 方法であって、上記製造方法が以下の精工程、すなわ ち、上紀不純物領域の離間方向と直交する方向に長いラ イン形状を有した補助層を上記不純物領域上または上記 不純物領域が形成される半導体領域上に形成し、上記補 助層の表面と上記チャネル形成領域の表面との上に上記 載荷蓄積膜を形成し、上記電荷蓄積膜を介在させた状態 城上に各々形成され、上記第1制御電極の、上記メモリ 30 で上記補助層に沿って上記第1制御電極を形成し、上記 第1制御景極をマスクとしたエッチングにより電荷萎躇 膜の一部を除去し、上記電荷蓄積膜の除去により露出し た上記チャネル形成領域の表面と上記第1制御量極の表 面とに単層の誘微体膜を形成し、上記単層の誘電体膜と 上記補助層とに上記第2制御電極を形成する各工程を含

> 【0017】上記第3の目的を達成するために、前記し た第3の観点に係る不揮発性半導体記憶装置の製造方法 において、一方向に長い平行ライン状の誘電体分離層を 第1導電型の半導体に形成し、不純物が導入された多結 品珪素または非晶質珪素からなる補助層を、上記誘電体 分離層と直交する方向に長い平行ライン状に形成し、上 記誘電体分離層の間で上記補助層の配置領域と重なる半 導体箇所に、第2導電型の上記不純物領域を形成する各 工程をさらに含む。

【0018】本発明の第1の観点に係る不揮発性半導体 記憶装置、および第3の観点に係る不揮発性半導体記憶 装置の製造方法によれば、1メモリセルを構成する2つ の第1制御電極の対向面の主な領域が順テーパ状となる からなるチャネル形成領域と、第2導電型半導体からな 50 ため、第2制御電極を加工する際に、第2制御電極間を

(6)

ショートするような導電物質の残渣が発生しない。ま た、第2制御電極を加工するだけでワード線の形成が終 了する。本発明の第2の観点に係る不揮発性半導体記憶 装置によれば、配憶部となる電荷蓄積開部分に対し第1 制御無極の長手方向両側に踏接した電荷蓄積膜の領域 が、チャネル形成領域間の誘電体分離層上に乗り上げて いる。誘電体分離層の應さをたとえば数十nm程度とす るだけで、この隣接領域に電荷が蓄積された場合でも、 その電荷の、延賃体分離服育下の半進体に対する影響が 従来より格段に弱められる。

[0019]

【発明の実施の形態】以下、本発明の実施の形態を、N 型チャネルのメモリセルを用い、メモリセルアレイ方式 がVG (Vertual Ground)型の不揮発性メモリを例とし て、図面を参照しながら説明する。図1 (A) はメモリ セルの平面図であり、図1 (B) は図1 (A) のA-A 線に沿った断面図である。また、図2 (A) は図1

- (A) のB-B線に沿った断面図、図2(B)は図1
- (A) のC-C線に沿った断面図である。

【0.0.2.0】これらの図において、符号SUBは、P型 20 の半導体基板、P型のウエルまたはSOI(Silicon On Insulator)層などP型の各種の半導体層を示している。 便宜上、以下、基板SUBという。基板SUB上に、図 の横方向(行方向)に長い平行ストライプ状の誘動体分 麒屬ISOが形成されている。誘電体分離層ISOは、 LOCOS (Local Oxidation of Silicon)法、STI(S hallow Trench Isolation)法あるいはフィールドアイソ レーション(Field Isolation) 法の何れかによって形成 される。ここでは、フィールドアイソレーション法が採 用され、数10nm程度の厚さの誘電体膜(誘電体分離 30 層ISO) が基板SUB上に形成されている。この誘電 体分離層ISO間の行方向に長いライン状の領域が、当 該メモリセルの半導体活性領域である。

【0021】半導体活性領域内で、所定開陽をおいて、 N型不純物が導入されたソース・ドレイン領域S/Dが 形成されている。ソース・ドレイン領域S/D間の半導 体活性領域がトランジスタのチャネル形成領域CHであ る。N型不練物が高濃度に導入された多結晶珪素からな るピット線BL1、BL2が、行方向と直交する図の縦 方向 (列方向) に長い平行ライン状のパターンにて形成 40 されている。ピット線BL1、BL2は、誘電体分離層 ISO上を横切りながら、列方向のメモリセルのソース ・ドレイン領域S/D上に接触し、これらのメモリセル に共通のソース電圧またはドレイン電圧を供給する。ピ ット線 BL1. BL2を構成する多結晶珪素の厚さは、 たとえば100mm~500mm程度である。この多結 品辞素の表面は、誘電体際DF1により覆われている。 【0022】複数の誘電体膜からなる電荷蓄積膜CSF が、このピット線BL1、BL2の側面の誘電体膜DF

れている。電荷蓄積膜CSFは断面し字形状を有し、そ の底部とにサイドウォール形状の第1 網額電極(以下、 制御ゲートという) CG1、CG2が形成されている。 制御ゲートCG1、CG2は、電荷蓄積騰CSFととも にピット線BL1, BL2に沿って列方向に長く配置さ れている。制御ゲートCG1、CG2は、詳細は後述す るが、たとえば、ビット線BL1、BL2の表面を誘電 体膜DF1および電荷蓄積膜CSFで覆った状態で多結 品味素の臓を推繕し、これをエッチパックすることによ り形成される。制御ゲートCG1、CG2は、ビット線 BL1、BL2の側面に誘電体膜を介在させた状態で支 持されている。したがって、ビット線BL1、BL2 は、制御ゲートCG1、CG2に対しては"補助層"と して機能する。また、制御電板CG1、CG2とチャネ ル形成領域CHとに挟まれた電荷蓄積膜部分、すなわち 電荷蓄積膜CSFの底部が、電荷が注入蓄積されて情報 の記憶が行われる"記憶部"となる。

【0023】制御ゲートCG1、CG2間の対向面の主 **な領域が順テーパとなっている。この対向面が順テーパ** となっていることの利点は後述する。制御ゲートCG 1. CG2の対向面上およびチャネル形成領域CH L に、単層の誘電体膜DF2が形成されている。この制御 ゲート間の空間を埋める導電物質により、ワード線WL が形成されている。ワード線WLは、ピット線BL1. BL2上の誘電体際DF1上を横切りながら半導体活性 領域とほぼ同じパターンにて形成されている。また、ワ ード線WLの幅方向両側の側面に、導電物質からなるサ イドウォールWI.' が形成されている。

【0024】サイドウォールWL'を設けた理由は、次 の通りである。列方向のセルサイズを最小にするには、 誘電体分離層 ISOのラインとスペース、ワード線WL のラインとスペースを、ともにフォトリソグラフィの解 像限界等で決まる最小線幅下で形成することが望まし い。その場合、必然的に、誘電体分離層ISOのスペー ス幅である半導体活性領域の幅は、ワード線WLの幅と ほぼ一致し、両者の間に合わせ余裕がとれなくなる。し たがって、図2(B)に示す制御ゲートCG1.CG2 間の対向スペースにおいて、半導体活性領域(チャネル 形成領域CH)に対し、ワード線WLが幅方向にずれる と、チャネル形成領域CHの一部でワード線WLに重な らない領域ができてしまう。この領域はワード線WLに よる電界の支配を受けないため、ソースとドレイン間の リークパスとなり、その結果、チャネルをオフ状態にす ることができなくなる。とくに、ワード線が幅方向にず れることによって、記憶部端にホットエレクトロンが注 入されない領域が出来る。ところがホットホール注入を 用いて消去を行う場合、この記憶部端は制御ゲートの電 界支配下にあるためホットホールが注入され、その直下 の半導体部分のしきい値電圧のみが大きく低下し、そこ 1とチャネル形成領域の端部上とに接した状態で形成さ 50 を通してリーク電流が増大してしまう。また、ワード線 WLの位置ずれによってチャネル幅が減少するという問 題がある。ワード線幅の減少は読み出し電流の低下につ ながり、リーク電流の増大と相まって、読み出し信号の S/N比の低下を加速するという不利益をともなう。本 実施形能では、ワード線W1.の側面に、ワード線W1.の 幅を実質的に拡張するサイドウォールWL'を設けるこ とにより、ワード線WLを最小線幅Fで形成しながらも 上記したリークパスの形成およびチャネル幅の減少を防 止することが可能となる。なお、この目的を達成するた めに、サイドウォールWL'の幅はフォトリソグラフィ 10 の合わせ余裕と同じか、それ以上必要である。また、こ の目的を達成するためには、ワード線WLを加工する際 に、その下地の誘電体膜DF2まで連続してエッチング しないことが重要となる。なぜなら、誘電体膜DF2が チャネル形成価域CHの表面を完全に覆っていないと、 図2 (B) においてワード線WLが幅方向にずれた場合 にサイドウォールWL'が直接チャネル形成領域CHの 表面に接触してしまうことから、このような事態を避け スためである。

[0025] このような構成のメモリセルによいては、 ワード線WLをゲートとする中央のワードトランジス WTと、ワードトランジスタWTを挟ん下面側に位置し 制御ゲートCG1またはCG2をゲートとする2つのメ セリトランジスタMTa、MTDとが直列接続されて形 成されている。すなわち、動作時に、ワードトランジス タWTを、2つのメモリトランジスタMTa、MTbの テャキルをソースとドレインとして機能させ、メモリト ランジスタMTa、MTbを、ソース・ドレイン領域 /Dの何れか一方とワードトラルジスタWTのチャネル とをソースとドレインとして機能させる。

[0026] 図3は、制御ゲートの電極可き出し用のバッドを含めて示すメモリセルアレイの平面図である。この図示例は、ビット線両側の制御ゲートCG1同土、制御ゲートCG2同土、および制御ゲートCG3同土を同電位で制御する制御方法に対応する。本実施形態では、制御ゲートがビット線の周囲に形成されるサイドウォール形の構築制からなるため、1つのメモリセル内における2つの制御ゲートでよりとCG1とCG2、あるいは制御ゲートでG2とCG3は、制御ゲート形成時に既に分離されている。したがって、1つのメモ 40 リセル内における2つの制御ゲートを切断する必要がない。

【0027】 制御バッドCP1、CP2、CP3を形成 するには、制御ゲート形成時に、制御ゲートとなる導電 の有無の違いに 使を堆積した後、制御バッドCP1、CP2、CP3を 形成する転域に面積の大きな矩形パターンのエッチング 環境層を形成し、その後、アッドバックを修して、その後、アッドバックを修して、ア・ストでは、アックをにエッチング保護層を除去すると、その部分に 制御バッドCP1、CP2、CP3が授される。図3 御ゲート電圧をは、環状の制御ゲートの短辺は接続するように制御バッ 50 み出しを行う。

ドを形成した例である。なお、行方向のメモリセル間で シリアルアクセスの自由度を高めるために、隣接するセ ル間で制御ゲートに独立に異なる電圧を印加させたい場 合は、ヒット韓両側の側砂ゲートを切断する工程が必要 となり、また、切断した制御ゲートに対し個々に制御パ ッドの形成が必要となる。

【0028】図4は、メモリセルの主要部分を拡大して 示す断面図である。この図4に示すように、電荷蓄積膜 CSFは、たとえば3層の誘電体膜から構成される。最 下層のボトム膜BTMおよび最上層のトップ膜TOP

は、たとえば、二酸化珪素、酸化窒化珪素(silicon oxy nitride)または電荷トラップが少ない空化珪素とどからなる。ボトム原BTMは基板との間で電位障壁として機能し、トップ酸TOPは、基質電荷がゲート側に抜けたり不要な電荷がゲート側から電荷が入ることを防止する場として機能する。中間の膜CSには電荷トラップが多く含まれ、主として電荷蓄積を担う膜として機能する。中間の膜CSは、電荷トラップを多く含む空化珪素や酸化窒化珪素、あるいは金属酸化物からなる過酸性物質(頻繁化)定だよより構成される。

【0029】書き込み時に、記憶部1に量荷注入を行う 場合は、ビット線BL1に正のドレイン電圧、ビット線 BL2に某準載圧を印加し、制御ゲートCG1、CG2 に個別に最適化された正電圧を印加し、ワード線WLに チャネルを形成する程度の正量圧を印加する。このと き、ビット線BL2に接続されたソース・ドレイン領域 S/Dからチャネルに供給された電子がチャネル内を加 速され、ビット線BL1に接続されたソース・ドレイン 領域S/D側で高いエネルギーを得て、ポトム膜BTM 30 の電位障壁を越えて記憶部1に注入され、蓄積される。 記憶部2に電荷を注入する場合は、制御ゲートCG1. CG2間の電圧を切り替え、かつビット線B1.1、B1. 2間の電圧を切り替える。これにより、電子の供給側と 電子がエネルギー的にホットになる側が上紀の場合と反 対となり、電子が記憶部2に注入される。 【0030】読み出し時には、読み出し対象のピットが

書き込まれた配像駅側がリースとなるようにビット線 B L 1、B L 2 間に所定の読み出しドレイン電圧を印加する。また、チャネルをオンさせ得るがメモリトランジスク州 T a、M T bのしきい値電圧を変化させない程度に低く、かつ、それぞれ最適化された正の電圧を、制御ゲート C G 1、C G 2 とワード線 W 1、L に の電圧を、制御がりまる。 読み出し済みの遺いによってチャネルの導電率が有効に変化し、その結果、配管情報がドレイン側の電域最あるいは電力を設め出する。 たい では できまる 大き できまる とい は でいまい かき できる とい は でいまい から でいまい から でいまい は でいまい から でいまい は でいまい は でいまい から でいまい は に は でいま は でいまい は

[0031] 消去時には、チャネル形成領域CHとソー ス・ドレイン領域S/D側が高く、制御ゲート電極CG 1 および/またはCG2側が低くなるように、上記書き 込み時とは逆方向の消去電圧を印加する。これにより、 記憶球の一方または双方から基積電荷が基板SUB側に 引き抜かれ、メモリトランジスタが消失状態に厚る。な お、他の消去方法としては、ソース・ドレイン領域S/ D側または基板内部の図示しないPN接合付近で発生し **蓄積電荷とは逆極性の高エネルギー電荷を、制御ゲート** の世界により引き寄せることによって記憶部に注入する 10 方法も採用可能である。

【0032】つぎに、メモリセルの製造方法を、図5か ら図11に示す断面図を参照したがら説明する。まず、 基板SUB上に、図1(A)および図3に示すように、 列方向に長い平行ストライプ状の無量体分離層ISOを 形成する。誘量体分離層ISO上および誘量体分離層I SO間の半導体活件領域上の全面に、図5に示すよう に、パッド層PAD、酸化阻止層OSおよび犠牲層SF を順次形成する。酸化阻止層OSは酸化されにくい酸密 な際であり、たとえば50nm程度の穿化环業の膜から 20 G2、CG3、…に適宜接続された制御パッドCP1。 なる。その下のパッド層PADは、酸化阻止層OSの基 板SUBに対する密着性向上および応力緩和を目的とし て必要に応じて形成される薄い膜であり、たとえば5n m~8 nm程度の二酸化母素の離からなる。 犠牲職SF は、酸化阻止層のSに対してエッチング時の選択性が高 い材料の離、たとえば二酸化珪素離からなり、その膜厚 はピット線の高さに応じて決められる。

【0033】この積層膜PAD、OSおよびSFを、レ ジスト等をマスクにパターンニングし、列方向に長い平 行ストライプ状の関口部を形成する。この関口部内に、 30 その長手方向に沿って誘電体分離層ISOと半導体活性 領域とが交互に並んで露出する。

【0034】N型不輔物が高濃度にドープされた多結晶 **玤案を厚く堆積し、これを表面から研磨またはエッチバ** ックすることにより、犠牲層SF表面で分離する。これ により、図7に示すように、積層膜PAD、OSおよび SFの開口部に埋め込まれたピット線BL1、BL2が 形成される。ピット線BL1、BL2により、開口部内 の底面に表出していた半導体活性領域が電気的に接続さ れる.

【0035】犠牲層SFを選択的に除去した後、表出し たピット練BL.1. BL.2の面を熱酸化して、たとえば 数10nm程度の誘電体膜DF1を形成する。誘電体膜 DF1と酸化阻止層OSの膵臓を構造化することによ り、酸化阻止層OSの端面側でも酸化が十分に進み、十 分な厚さの誘電体膜DF1によりピット線BL1、BL 2の表面を完全に乗うことができる。また、この加熱工 程で、ビット線Bし1、Bし2を構成する多結晶珪素を 固相拡散源としてN型不純物が半導体活性領域に拡散

る。なお、この拡散のみではソース・ドレイン領域S/ Dの深さおよび不銹物濃度が不十分な場合は、追加の加 勢をするか、あるいは、先の図6の工程で、開口部を通 したイオン注入により必要な濃度の不純物を予め半導体 活性循域に導入しておくとよい。

14

【0036】酸化阻止層OSおよびパッド層PADを順 次除夫し、表出したチャネル形成領域CHと誘電体職D F1の表面とを含む全面に、電荷蓄積膜CSFを形成す る。なお、電荷蓄積膜CSFが図4に示す3層構造でポ ト人順RTMを斡除化により形成する場合は、ボトム際 BMTはチャネル形成領域CH表面にのみ形成される。 [0037] 不額動が十分にドープされた多結品珪素を 運く堆積し、図3に例示し前述した無額パッドCP1. CP2、CP3…を形成するためのエッチング保護層を 多結晶珪素上の必要な箇所に形成した後、多結晶珪素を エッチバックする。これにより、ピット線BL1, BL 2の両側面に対し、誘電体膜DF1, CSFを介在させ た状態でサイドウォール形状の制御ゲートCG1、CG 2が形成される。また、同時に、制御ゲートCG1. C CP2, CP3…が形成される。このときの不純物が十 分にドープされた多結晶珪素の厚さは、制御ゲート幅を 決めるので厳密に制御される。その後、エッチング保護 層を除去する。

[0038] 図1 (B) の構造とするために、まず、制 御ゲートCG1、CG2をマスクとして電荷蓄積離CS Fをエッチングする。これにより、制御電板CG1、C C2間のチャネル形成領域CH上の電荷蓄積職部分と、 ビット線BL1、BL2の上方の電荷蓄積膜部分とが除 去される。つぎに、熱酸化して、制御電極CG1. CG 2表面と、制御ゲートCG1、CG2間に載出したチャ ネル形成領域CHの表面とに二酸化珪素膜を形成する。 これにより、多結晶珪素または単結晶珪素の表面に単層 の誘動体膜DF2が形成されるが、他の部分は誘動体膜 であるため殆ど熱酸化されない。なお、ドープド多結晶 珪素の熱酸化膜厚は、単結晶珪素の熱酸化膜厚の2倍ほ どとなるので中央のMOSトランジスタのゲート酸化酶 厚が薄い場合でも配線間の絶縁性は十分確保される。統 いて、全面にワード線WI、となる導動材料を厚く堆積 し、その上に行方向に長い平行ストライプ状のレジスト 等のパターンを形成する。このパターンをマスクとした RIE等の異方性が強いエッチングにより導電材料を加 工して、ワード線WLを形成する。また、図2(B)に 示すワード線WI、のサイドウォールWI、'を形成する。 以上により、メモリセルの基本構造が完成する。 【0039】つぎに、本実施形態に係るメモリセル構造 の、従来技術を示す前記論文に記載されたメモリセル構

造に対する利点を説明する。なお、以下の説明では、上 紀論文に記載された断面構造において制御ゲートを2つ し、その結果、ソース・ドレイン領域S/Dが形成され 50 のサイドウォールに分割した場合を比較例とするが、本 発明の利点は制御ゲートを分割しない場合でも同じであ る。図12 (A) は、上記論文に記載されたセルの断面 構造において、さらに制御ゲートを2つに分割した場合 の行方向に沿った断面図である。図12 (B) は2メモ リセルを中心に描いた平面図、図13は制御パッドも含 めたメモリセルアレイの平面図である。なお、これらの 図において、本実施形態と共通する構成を指示する符号 は、本実施形態で用いたものに統一している。

【0040】この比較例のメモリセルは、ワードトラン MTa、MTbとが直列接続されている点を含む基本的 なセル構成は本実施形態のメモリセルと共通している。

【0041】ただし、比較例のメモリセルは、ワード線 WILに接続されるワードゲートWGを有し、その側面に 電荷蓄積膜CSFを介在させた状態でサイドウォール状 の制御ゲートCG1, CG2, CG3を形成している点 と、列方向のセル間分離を行う誘電体分離層ISOを有 していない点で、本実施形態のメモリセルと構造上、大 きく異なる。候響ゲートCG1、CG2、CG3は列方 向に長く形成する必要から、少なくとも、その形成時に 20 補助層となるワードゲートWGも列方向に長い平行スト ライブ状に形成する必要がある。しかし、その一方で、 ワード線WL間を電気的に分離するためには、ストライ プ状のワードゲートWGを各セルごとの孤立パターンに 分断する必要がある。以上の点は、セル構造上明らかで

【0042】以下、比較例のセル構造から予想される製 造方法を、順を追って簡潔に述べる。まず、単層の誘電 体膜DFとワードゲートWGとなる導電膜を基板SUB 上に積層させ、これらをパターンニングして列方向に長 30 い平行ストライプ状のパターンを形成する。このパター ン表面および基板SUB表面を含む全面に、ONO膜か らなる電荷蓄積膜CSFを形成する。この状態で、ワー ドゲートWGとなる導電層間を埋め込むように不純物が ドープされた多結晶珪素を厚く堆積し、たとえば図13 に示す制御パッドCP1、CP2、CP3, …の位置な ど必要な箇所にエッチング保護層を形成し、その状態 で、多結晶珪素を異方性の強い条件でエッチバックす る。その結果、ワードゲートWGとなる導電層の両側面 なるサイドウォールが、制御ゲートCG1, CG1, C G2, CG2, CG3, CG3, …として形成される。 また、同時に制御パッドCP1, CP2, CP3. …が 形成される。多結晶荘素からなるサイドウォール(ポリ サイドウォール)の表面を熱酸化法により酸化した後、 ポリサイドウォールおよびワードゲートWGとなる導電 層をマスクとし、かつポリサイドウォール間の電荷蓄積 膜CSFをスル一膜としたイオン注入により、ポリサイ ドウォール間の基板表面領域にN型不純物を導入しソー

ドウォール間のスペースを二酸化珪素などの誘電体で埋 め込んだ後、研磨またはエッチバックにより、その表面 高さがほぼワードゲートWGとなる導電層の高さと等し くなるように誘電体の表面を平坦化する。この平坦化 は、ワードゲートWGとなる導電層表面が露出するが、 ポリサイドウォール表面は熱酸化腫の存在により露出し ない程度で止める。練いて、平坦化面上にワード線WL となる導電物質を堆積し、その上に行方向に長い平行ス トライプ状のレジストを形成する。レジストをマスクと ジスタWTと、これを挟んで2つのメモリトランジスタ 10 して導電体をエッチングしワード線WL間を分離する。 また、連続してワード線WL間の下地に載出した導電層 をエッチングにより分断する。これにより、ワードゲー トWGがセルごとに孤立したパターンにて形成される。 【0043】この比較例の第1の問題は、最終工程で、 ワードゲートWGとなる導電層をセルごとのパターンに 分断する際に多結晶珠素の残渣が生じやすいことであ る。すなわち、前記したようにワードゲートWGとなる 導電層の断面が台形状であることに起因して、これを分 断する際には逆テーパ状の側面を有した穴を掘ることと なり、その結果、表面の関口部から見て影となる部分の 最も奥まった箇所、すなわち図12 (B) に示すように 側面の下辺に沿った部分に筋状に多結晶珪素が残りやす い。このような多結晶珠素の残渣は、ワードゲートWG

> 【0044】本実施形態に係るセル構造においては、ワ ードゲートWGとなる導電層を有していないため、これ を分断する必要がない。また、ワード線WLを分離する 際にエッチング除去する箇所の下地にはサイドウォール 形の制御ゲート形状を反映して順テーパの側面を有して いる。したがって、この部分に導電物質が残り難いとい う利点がある。

間を電気的にショートさせるため、このメモリセルアレ

イはワード線ショート不良となる。

【0045】比較例の第2の問題点は、本実施形態のよ うに誘電体分離層ISOを有していないため、書き換え 動作を何度も繰り返すうちに記憶部に隣接した電荷蓄積 膜CSFの領域に電荷が定常的に溜まりやすくなること である。とくに書き換え動作で注入だけが行われる電 荷、たとえば消去のために注入される逆極性の電荷(正 れ、は、注入だけされて意図的に引き抜かれることがな に電荷書積膜CSFを介在させた状態で多結晶珪素から 40 いため、この領域に徐々に留まりやすい。その結果、チ ャネルの外側にリークパスができやすくなる。図12 (B) は、この電荷の残留領域とリークパスの方向を示

【0046】本実施形態では、図2(A)においてチャ ネル形成領域CHに接した電荷蓄積膜CSFの部分が記 **憶部となるが、その記憶部の隣接領域は誘電体分離層 1** SO上に乗り上げている。したがって、この隣接領域に 電荷が定常的に溜まることがあっても、その電荷によっ てチャネルが影響を受けず、リークパスが生じないとい ス・ドレイン領域S/Dを形成する。その後、ボリサイ 50 う利点がある。なお、誘電体分離層をLOCOS法やS

TI法により形成した場合は、基板表面領域が絶縁化さ れるため更にリーク電流が発生しにくい。

[0047] 比較例の第3の問題点として、図13に示 すように、制御ゲートがワードゲートWGとなる導電層 の周囲を一周したに環状に形成されるため、この制御ゲ ートを、たとえば導電層の短辺側で2か所切断する必要 がある。なぜなら、1メモリセル内の2つの制御ゲート CG1とCG2、CG2とCG3、…は、独立に異なる **徹圧を印加できないと効率良く2ピット記憶動作させる** ことが困難だからである。

[0048] 本実施形態のセル構造では、1メモリセル 内の2つの制御ゲートCG1とCG2、CG2とCG 3 …は、図3に示すように、形成時点で既に分離され ている。したがって、本実施形態では、隣接する制御ゲ ートCG1とCG1、CG2とCG2、…を同電位で用 いる限りは制御ゲートを切断するための工程は不要であ るという利点がある。なお、VGセルアレイのシリアル アクセス動作の自由度を高めるために制御ゲートの全て を独立に制御させたい場合は、図3において制御ゲート CG1とCG1、CG2とCG2、…をそれぞれ切断す 20 により保護されるからである。 る必要が生じ、制御ゲートの切断箇所が比較例と異なる だけで、切断する箇所の数は同じとなる。

【0049】その他、本実施形態では、補助層が導電物 質(たとえば不純物をドープした多結晶珪素)からな り、ピット線を半導体内に埋め込まれた不純物領域のみ で形成した比較例と比ペピット練BL1, BL2, …の 抵抗が低減されている。また、本実施形態では、ワード トランジスタWTのチャネル長を最小線幅Fより小さく することができる。ワードトランジスタWTのソースと ルであることから、ワードトランジスタWTのチャネル 長を微細化してもパンチスルーが問題となり難い。

【0050】本実施形態では、本発明の技術的思想の範 囲内で種々の改変が可能である。たとえば、制御ゲート を形成する対象となる補助層は、多結晶珪素に限らず非 晶質珪素、その他の導電体から構成することもでき、ま た誘電体から構成することも可能である。その場合、誘 微体分離層ISOの下にソース・ドレイン領域を埋め込 んで形成するか、誘動体分離層ISOを記憶部の両側ま でとしソース・ドレイン領域S/D上で切断する必要が 40 に強く、レジストパターンR1がやや後退する条件が望 ある。その結果、ソース・ドレイン領域S/Dが列方向 に長いライン状に形成され、このソース・ドレイン領域 S/Dをピット線として用いる。

【0051】また、図8の工程において多結晶珪素の表 面に熟酸化による誘電体膜DF1を形成せずに、図9の 工程の電荷蓄積離SCFの形成を行ってもよい。その場 合、図11の工程において、電荷蓄積膜SCFのエッチ ングによりピット線BL1、BL2、…となる多結晶珪 素の上面が露出するが、その後、制御ゲートCG1、C

多結晶珪素の上面にも熱酸化され二酸化珪素膜が形成さ れることから、ワード線との絶縁分離膜は十分になされ る。この方法では、図5におけるパッド層PADおよび 酸化阻止層OSの成膜工程と、その後の除去工程、およ び図8における熱酸化工程が不要であり、その分、工程 が簡略化される利点がある。

【0052】さらに、制御ゲートCG1, CG2. …の 形状は、導震体主たは緩慢体からなる補助層(上記説明 では、ピット練BL1, BL2, …) の側面に形成され たサイドウォール形状に限定されない。たとえば、図1 4に示すように、制御ゲートCG1、CG2、…を、ビ ット練BL1, BL2, …の側面および上面を覆う形状 としてもよい。ただし、この形状は、ビット線を挟んで 異なるセルに属する制御ゲートを電気的に同電位で用い る用途に限定される。また、この構成では、必然的に、 電荷蓄積準CSFも、ピット線BL1、BL2、…の側 面および上面を覆う形状となっている。先に説明した図 1 1 の電荷書積騰CSFの分離工程において、ピット線 上の電荷書積騰部分は、制御ゲートCG1、CG2、…

[0053]以下、この制御ゲートCG1、CG2、… の形成方法を2例、図面を参照しながら説明する。第1 の方法を、図15~図17に示す。この製造方法は、先 に説明し図10に示すサイドウォール形の制御ゲートの 形成工程を、図15と図16に示す工程で置き換えるこ とで実施できる。

【0054】図5~図9と同じ工程を経て、ビット線B L1、BL2、ソース・ドレイン領域S/D、誘電体D F1および電荷蓄積膜CSFの形成を行った後、図15 ドレインはメモリトランジスタMTa, MTbのチャネ 30 に示すように、全面に、たとえば多結晶珪素または非晶 質珪素などからなる導電膜CGFを形成する。また、ビ ット練BL1、BL2上に位置する導電膜CGF部分の 上に、フォトリソグラフィによりレジストパターンR1 を形成する。

【0055】 このレジストパターンR1をマスクとした エッチングにより、導電膜CGFをパターンニングす る。これにより、図16に示すように、チャネル形成領 域の中央部の上方で分離した制御ゲートCG1, CG2 が形成される。このときのエッチングは、異方性が適度 ましい。エッチング中にレジストパターンR 1 が膜減り することにともなって、レジストパターンR1のエッジ が後退し、その結果、制御ゲートCG1、 CG2の側面 の主な領域が順テーパとなるからである。なお、エッジ の後退を容易化するために、たとえば比較的高温のポス トペークなどによって、レジストパターンR 1のエッジ を予めラウンドさせておいてもよい。

【0056】図17に示すように、この制御ゲートCG 1、СС2をマスクとしたエッチングを行い、電荷蓄積 G2,…の表面を熱酸化する際に、このビット線となる 50 膜CSFを分離する。また、図14の構造とするため

20

に、前記したと同様な方法によって、誘電体膜DF2お よびワード線WLを形成し、当該メモリセルの基本構造 を完成させる。

【0057】第2の方法は、準電額CGFの加工時のマ スク層を下地形状に対し自己整合的に形成する方法である。第2の方法を、図18-図22に示す。この製造方 法は、先に説明し図10に示すサイドウォール形の制御 ゲートの形成工程を、図18-図22に示す工程で置き 換えることで実施できる。

【0058】図5〜図9と同じ工程を経て、ピット線目 10 L1、BL2、ソース・ドレイン領域SノD、誘電体D F1および電物書積機CSFの形成を行った後、図18 に示すように、全面に、たとえば多結晶珪素または非晶 質珪素などからなる導電膜CGFを形成する。続いて たとえば望化韭素などからなる最低阻止膜のSFを導電 膜CGF表面に高く形成する。また、レジストを愛布し ペーキング後にエッチバックして、表面の凹部をレジス トR2により埋め込む。

【0059】この状態でレジストR2をマスクとしたエ ッチングにより、図19に示すように、ビット練BL 1、BL2の上方に位置する酸化阻止膜OSFの一部を 除まする。

[0060] レジストR2を除去後、酸化阻止膜OSFの周囲に露出した導電膜CGFを選択的に熱酸化して、図20に示すように、ビット練BL1. BL2の上方に 骸化駆性膜DF2を形成する。図21に示すように、酸化 阻止膜OSFを除去する。

【0061】 紙筒体隊DF2をマスクとしたエッチング により、導電際CGFをパターンニングする。これによ り、図22に示すように、チャネル形成領域の中央部の 30 上方で分離した制御ゲートCG1、CG2が形成され る。このときのエッチングは、異方性が適度に強く、誘 無体際DF2がやや後退する条件が望ましい。 紙電体膜 DF2は、酸化阻止膜OSFをマスクとした選択酸化に より形成することから、いわゆるLOCOSのパーズビ 一クと同様に、そのエッジ部分において先端ほど膜厚が 強くなっている。したがって、制御ゲートのエッチング 中に誘電体膜DF2が膜減りすると、それにともなって 活電体膜DF2のエッジが後退し、その結果、制御ゲー トCG1, CG2の側面の主な領域が順テーパとなる。 40 【0062】その後、この制御ゲートCG1、CG2を マスクとしたエッチングを行い、電荷蓄積膜CHSを分 離する。また、図14の構造とするために、前記したと 同様な方法によって、制御ゲートCG1、CG2の側面 に誘電体膜DF2を形成し、ワード線WLを形成し、当 該メモリセルの基本構造を完成させる。

[0063]

【発明の効果】本発明に係る不構発性半導体配管装置お なびその製造方法によれば、従来例のようにワードゲー 軟例に係るこの以子 特徴をレワード線を特殊する工程が不要であり、また第 50 レイの平面図である。

2 制御電極を加工する際に、第2制御電極間をショート するような道質物質の残渣が発生しない。 第1 緑御電板 に沿った方向で記憶部より外側の近接領域に制御できな い電荷が定常的に溜まる場合でも、誘電体分離層の存在 により、その動荷のチャネルへの影響が終段に弱めら カ、その結果、書き換え動作を繰り返してもリーク特件 が劣化しない。1メモリヤル内の2つの第1制御無板を 形成する時点で既に両者が分離されており、これを独立 に制御するために分離する工程が不要である。補助層が 道震物質からなる場合、ビット線を半道体内に埋め込ま わた不純物領域のみで構成した場合に比べビット線の抵 抗が終身に低減された。また、第1制御電板を補助層の 側面と上面を覆う形状とした場合、第1側御業権の抵抗 がサイドウォール形に比べ低減された。さらに、第2個 御電板のラインとスペースの幅をリソグラフィの最小限 界値で形成しても、第2制御電板の合わせずれによりり 一ク電流が増大したりチャネル幅が減少することがな く、その結果、読み出し信号のS/N比が低下しない。 【図面の簡単な説明】

【図1】(A) は実施形態に係るメモリセルの平面図である。(B)は(A)のA-A線に沿った断面図であ

【図2】(A) は実施形態に係るメモリセルにおいて、 図1 (A) のB-B線に沿った断面図である。(B) は 図1 (A) のC-C線に沿った断面図である。

【図3】実施形態に係る不揮発性メモリにおいて、制御 ゲートの電極引き出し用のパッドを含めて示すメモリセ ルアレイの平面図である。

【図4】実施形態に係る図1 (A) のメモリセルの主要 部分を拡大して示す断面図である。

【図5】実施形態に係るメモリセルの製造において、犠 牲層の成膜後の断面図である。

【図6】実施形態に係るメモリセルの製造において、犠 牲層等にピット線のパターンを開口した後の断面図であ

【図7】実施形態に係るメモリセルの製造において、ビット線形成後の断面図である。

【図8】実施形態に係るメモリセルの製造において、ビット線の表面を整験化した後の断面図である。

【図9】実施形態に係るメモリセルの製造において、電 荷書積膜を形成した後の断面図である。

【図10】実施形態に係るメモリセルの製造において、 制御ゲート形成後の断面図である。

【図11】実施形態に係るメモリセルの製造において、 制御ゲートをマスクとした電荷蓄積膜の一部を除去後の 断面図である。

【図12】(A) は実施形態の比較例に係るメモリセル の構造を示す概略節面図である。(B) は実施形態の比 較例に係る2つのメモリセルを中心としたメモリセルア レイの平面図である。

22

21 【図13】実施形態の比較例に係るメモリセルアレイと 制御パッドの平面図である。

【図14】実施形態の制御ゲート形状の変形例を示す、 図1(A)のA-A線に沿った新面図である。

【図15】変形例の制御ゲートを形成する第1の方法に ■1. レジストパターンの形成後の断面図である。

関し、レジストパターンの形成後の断面図である。 【図16】変形例の制御ゲートを形成する第1の方法に

関し、制御ゲートのエッチング後の断面図である。 「図1.71 本来側の制御ゲートを形成する第1の方法

【図17】変形例の制御ゲートを形成する第1の方法に 関し、電荷蓄積膜のエッチング後の断面図である。

【図18】変形例の制御ゲートを形成する第2の方法に 関し、レジストの埋込後の断面図である。

【図19】変形例の制御ゲートを形成する第2の方法に 関し、酸化阻止膜の一部除去後の断面図である。

【図20】変形例の制御ゲートを形成する第2の方法に 関し、誘電体際の形成後の断面図である。

【図21】変形例の制御ゲートを形成する第2の方法に

関し、残りの酸化阻止膜の除去後の断面図である。 [図22] 変形例の制御ゲートを形成する第2の方法に 関し 制御ゲートのエッチング後の断面図である。


【符号の説明】 MTa, MTb…メモリトランジスタ、WT…ワードト

[631]

[图2]




(B) <u>A-A新</u>面



(B) c-cueur





[図5]




[図6]









[図11]




[図12]







[図13]




[図14]



[215]





フロントページの続き

Fターム(参考) 5F083 EP03 EP13 EP24 EP27 GA06 HA02 JA04 JA05 KA01 KA05 LA21 PR39 ZA21 5F101 BA04 BA14 BA29 BB04 BD13

BF09